- 相关推荐
EDA考试复习试题及答案
现如今，我们会经常接触并使用练习题，学习需要做题，是因为这样一方面可以了解你对知识点的掌握，熟练掌握知识点！同时做题还可以巩固你对知识点的运用！你知道什么样的习题才是好习题吗？以下是小编帮大家整理的EDA考试复习试题及答案，供大家参考借鉴，希望可以帮助到有需要的朋友。
EDA考试复习试题及答案 1
一、选择题：(20分)
1.下列是EDA技术应用时涉及的步骤：
A. 原理图/HDL文本输入; B. 适配; C. 时序仿真; D. 编程下载; E. 硬件测试; F. 综合
请选择合适的项构成基于EDA软件的FPGA / CPLD设计流程：
A → ___F___ → ___B__ → ____C___ → D → ___E____
2.PLD的可编程主要基于A. LUT结构 或者 B. 乘积项结构：
请指出下列两种可编程逻辑基于的可编程结构：
FPGA 基于 ____A_____
CPLD 基于 ____B_____
3.在状态机的具体实现时，往往需要针对具体的器件类型来选择合适的状态机编码。
对于A. FPGA B. CPLD 两类器件：
一位热码 状态机编码方式 适合于 ____A____ 器件;
顺序编码 状态机编码方式 适合于 ____B____ 器件;
4.下列优化方法中那两种是速度优化方法：____B__、__D__
A. 资源共享 B. 流水线 C. 串行化 D. 关键路径优化
单项选择题：
5.综合是EDA设计流程的`关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程;在下面对综合的描述中，___D___是错误的。
A. 综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件;
B. 为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束;
C. 综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的。
D. 综合是纯软件的转换过程，与器件硬件结构无关;
6.嵌套的IF语句，其综合结果可实现___D___。
A. 条件相与的逻辑
B. 条件相或的逻辑
C. 条件相异或的逻辑
D. 三态控制电路
7.在一个VHDL设计中Idata是一个信号，数据类型为std_logic_vector，试指出下面那个赋值语句是错误的。D
A. idata <= “00001111”;
B. idata <= b”0000_1111”;
C. idata <= X”AB”;
D. idata <= B”21”;
8.在VHDL语言中，下列对时钟边沿检测描述中，错误的是__D___。
A. if clk’event and clk = ‘1’ then
B. if falling_edge(clk) then
C. if clk’event and clk = ‘0’ then
D.if clk’stable and not clk = ‘1’ then
9.请指出Altera Cyclone系列中的EP1C6Q240C8这个器件是属于__C___
A. ROM B. CPLD C. FPGA D.GAL
二、EDA名词解释，(10分)
写出下列缩写的中文(或者英文)含义：
1.ASIC 专用集成电路
2.FPGA 现场可编程门阵列
3.CPLD 复杂可编程逻辑器件
4.EDA 电子设计自动化
5.IP 知识产权核
6.SOC 单芯片系统
EDA考试复习试题及答案 2
选择题
大规模可编程器件主要有 FPGA、CPLD 两类，下列对 CPLD 结构与工作原理的描述中，正确的是（ ）。
A. CPLD 是基于查找表结构的可编程逻辑器件
B. CPLD 即是现场可编程逻辑器件的英文简称
C. 初期的 CPLD 是从 FPGA 的结构扩展而来
D. 在 Xilinx 公司生产的器件中，XC9500 系列属 CPLD 结构
基于 VHDL 设计的`仿真包括有①门级时序仿真、②行为仿真、③功能仿真和④前端功能仿真这四种，按照自顶向下的设计流程，其先后次序应当是（ ）。
A. ①②③④
B. ②①④③
C. ④③②①
D. ②④③①
下面对运用原理图输入设计方法进行数字电路系统设计，哪一种说法是正确的（ ）。
A. 原理图输入设计方法直观便捷，很适合完成较大规模的电路系统设计
B. 原理图输入设计方法多用于较规范、规模不大的电路设计，和 HDL 代码描述方法均可以被综合，相得益彰
C. 原理图输入设计方法无法对电路进行功能描述
D. 原理图输入设计方法不适合进行层次化设计
在 VHDL 语言中，下列对进程（PROCESS）语句的语句构造及语法规则的描述中，不正确的是（ ）。
A. PROCESS 为一无限循环语句
B. 敏感信号发生更新时启动进程，执行完毕后，等待下一次进程启动
C. 当前进程中申明的变量不可用于其他进程
D. 进程由说明语句部分、并行语句部分和敏感信号参数表三部分构成
对于信号和变量的说法，哪一种是不正确的（ ）。
A. 信号用于作为进程中局部数据存储单元
B. 变量的赋值是立即完成的
C. 信号在整个构造体内的任何地方都能合用
D. 变量和信号的赋值符号不一样
答案：1. D 2. D 3. B 4. D 5. A
EDA考试复习试题及答案 3
选择题
下列是 EDA 技术应用时涉及的步骤：A. 原理图 / HDL 文本输入；B. 适配；C. 时序仿真；D. 编程下载；E. 硬件测试；F. 综合。请选择合适的`项构成基于 EDA 软件的 FPGA/CPLD 设计流程（ ）。
PLD 的可编程主要基于 A. LUT 结构或者 B. 乘积项结构，请指出下列两种可编程逻辑基于的可编程结构：Altera Cyclone 系列属于（ ）。
在一个 VHDL 设计中 idata 是一个信号，数据类型为 std_logic_vector，试指出下面那个赋值语句是错误的（ ）。
A. idata <= “00001111”；
B. idata <= b”0000_1111”；
C. idata <= X”AB”；
D. idata <= B”21”
在 VHDL 语言中，下列对时钟边沿检测描述中，错误的是（ ）。
A. if clk’event and clk = ‘1’ then
B. if falling_edge (clk) then
C. if clk’event and clk = ‘0’ then
D. if clk’stable and not clk = ‘1’ then
请指出 Altera Cyclone 系列中的 EP1C6Q240C8 这个器件是属于（ ）。
A. ROM
B. CPLD
C. FPGA
D. GAL
答案：1. AFBCE（如果是完整流程还可在 C 后加上 D，即 AFBCDE） 2. A（Cyclone 系列基于 LUT 结构） 3. D 4. D 5. C
EDA考试复习试题及答案 4
名词解释
ASIC
FPGA
IP
FSM
HDL
JTAG
答案3
专用集成电路。
现场可编程门阵列。
知识产权核（软件包）。
有限状态机。
硬件描述语言。
JTAG，joint test action group，联合测试行动小组的简称，又意指其提出的一种硬件测试标准，常用于器件测试、编程下载和配置等操作。
【EDA考试复习试题及答案】相关文章：
EDA考试复习试题07-18
EDA考试复习题及答案06-18
EDA考试复习题08-27
EDA考试复习模拟题10-29
2017年EDA复习题及答案08-17
cad基础考试复习试题附答案09-20
2016年执业医师考试复习试题及答案10-22
大学CAD考试复习试题2024附答案06-28
2017年cad考试复习试题「附答案」11-13