基本信息
姓 名： 应届毕业生求职网
性 别： 女
出生年月： 1988年9月
工作经验： 应届毕业生
毕业年月： 2014年7月
最高学历： 硕士
毕业学院： 华侨大学
所修专业： 信号与信息处理
居 住 地： 福建省
籍 贯： 福建省
求职意向
职位类型： 全职
期望月薪： 面议
期望地点： 福建省，广东省
期望职位： FPGA研发工程师 数字逻辑设计工程师 IC研发工程师
意向概述： 本人希望能从事FPGA方面的相关工作，如FPGA研发工程师、数字逻辑设计工程师、IC研发工程师和EDA工程师等职位
教育经历
2011年9月 - 2014年6月 华侨大学 信号与信息处理专业 硕士
2007年9月 - 2011年6月 泉州师范学院 电子信息科学与技术 本科
工作经历
2012年7月 - 2013年7月 ××信息科技(厦门)有限公司 研发部 研发工程师
2011年3月 - 2011年9月 泉州××电子有限公司 储备干部
校内奖励
2009年10月 国家奖学金 泉州师范学院
2011年6月 优秀毕业生 泉州师范学院
2007年9月 被评为“标兵” 泉州师范学院
2008年8月 贤銮奖学金 泉州师范学院
校内职务
2011年9月 - 2012年9月 第×届研究生会外联部副部长 华侨大学
2013年7月 - 2014年7月 信息学院研究生第×党支部书记 华侨大学
2010年9月 - 2011年6月 副团支书 泉州师范学院
自我评价
本人具有扎实的专业理论基础，实践动手能力强;具有良好的沟通协作能力;敢于尝试新的挑战;责任心强、上进心强、主动性强
项目经历1
项目名称：AES算法的改进及其FPGA实现 项目简述：高级数据加密标准AES是NIST于2001年11月26日发布的新的对称数据加密标准。该算法是一个迭代分组密码算法,分组长度为128 bit,密钥长度可以为128 bit,192 bit或256 bit,其流程包括字节替换、行移位变换、列混合变换、轮密钥加操作。
项目经历2
开关电源的设计(使用verilog/VHDL硬件语言) 项目简述：开关电源的设计是交流电网输入经过整流与滤波得到直流电，再经过逆变，将整流后的直流电变为高频交流电，最后经过变压器和高频滤波输出500VAC和2KW的电压。设计的开关电源是利用脉宽调制(PWM)控制调整管的开和关的时间即占空比来改变输出电压。 项目职责：负责相关模块的程序编写，主要有频率、占空比均可调的PWM波的产生模块，模数
联系方式
联系电话：×××××××××××
电子邮箱：×××@yjbys.com