珠海炬力笔试题

　　一.选择题

　　1.降低nmos的开启电压vt的方法，哪种无效?

　　a.减少衬底的p型掺杂浓度

　　b.减少氧化层厚度

　　c.增加源漏极的n型掺杂浓度

　　d.减少沟道长度

　　2.io pad 的设计，一般不常考虑的因素

　　a.esd特性

　　b.驱动能力

　　c.施密特触发器

　　d.衬偏效应

　　3.逻辑电路低功耗设计中，无效的方法

　　a.采用慢速设计

　　b.减少信号翻转

　　c.减少ic面积

　　d.采用较慢速的时钟。

　　二.问答题

　　1.写出序列探测器“11000”的rtl代码。

　　2.分析一个cmos电路的`逻辑功能(同或门)。

　　3.分析一个cmos电路的逻辑功能(三态门)。

　　4.画出全加器的cmos电路，说明延时的估算方法。

　　5.a,b为两个时钟，频率差最小为1/8。如果a的频率高，c="0";否则c="1";编程实现。

　　6.编程实现fir滤波器，系数为c0,c1,c2,c3,c2,c1,c0。输入di，输出do。系数和di均为8比特。

　　7.一个圆盘，一半黑，一半白。有两个探测器，用1表示白，0表示黑。设计一个电路，可以探测出圆盘是顺时针转动还是逆时针转动。