- 相关推荐
基于TIC6416的CACHE与外存一致性的实现
全部作者： 孟庆刚 陈勇 周正 赵成林 第1作者单位： 北京邮电大学 论文摘要： 高速缓存存储器（Cache）介于CPU 和主存之间，它的工作速度数倍于主存，全部功能由硬件实现，并且对程序员而言是透明的。高速缓存技术的发明和使用是计算机科学发展史的重大发展，对于提高计算机系统性能起到了重要的作用。因此对高速缓存的机制和物理结构进行研究使非常有必要的。本文还针对TIC6416高速缓存与外存不1致的问题，提出了解决方案。 关键词： 高速缓存 DSP 1致性 写回 L2FLUSH (浏览全文) 发表日期： 2006年10月24日 同行评议：
（暂时没有）
综合评价： （暂时没有） 修改稿：【基于TIC6416的CACHE与外存一致性的实现】相关文章：
基于PLD的嵌入式系统外存模块设计03-18
基于图像的OMR技术的实现03-07
知识的一致性检测研究与实现VC11-23
基于XMLSchema的元数据方案实现03-21
基于FPGA的HDLC通信模块的实现05-14
基于Perl的DoS工具设计与实现03-10
基于PQRM的PACS系统设计与实现03-07