一种用FPGA实现BCH(31,21)编/解码的方法
全部作者： 徐宏纬 第1作者单位： 北京邮电大学电信工程学院摘要： 本文简要介绍了2元BCH码的1般原理并分析了2元BCH码的编码和解码的理论基础和串/并行编码方法及代数译码、非代数译码的概念，分析了2元BCH码的检错和纠错能力，主要给出了1种用FPGA实现2元BCH(31,21)码的并行编码与伴随式译码的解决方案，还给出了用这种方法实现的编解码器的部分仿真结果。 关键词： EDA；FPGA；BCH码；伴随式；1致校验矩阵 (浏览全文) 发表日期： 2007年03月22日 同行评议：
（暂时没有）
综合评价： （暂时没有） 修改稿：【一种用FPGA实现BCH(31,21)编/解码的方法】相关文章：
用汇编语言实现BCH解码校验算法08-07
利用Verilog HDL实现基于FPGA的分频方法09-02
用FPGA实现异步串口与同步串口的转换08-27
WCDMA主同步的FPGA实现06-15
用XC9572实现HDB3编解码设计09-13
自适应算术编码的FPGA实现07-07
基于FPGA的HDLC通信模块的实现05-14
一种Flyback软开关实现方法10-25