CAN总线位定时参数的确定

CAN总线位定时参数的确定

摘要：CAN通信中，波特率、位周期内取样点数和位置可以编程设置，这些设置为用户根据其应用优化网络通信性能提供了方便。优化位定时参数，能够保证信息同步，保证传输延迟和时钟误差在极端条件下进行恰当的错误检测。本文说明位定时参数的确定方法。

引言

CAN总线是一种有效支持分布式控制和实时控制的、多主的异步串行通信网络。由于CAN总线具有较强的纠错能力，支持差分收发，适合高噪声环境，具有较远的传输距离，并且Philips和Intel等半导体公司都有支持CAN通信协议的集成器件。CAN总线已经在各个领域中得到了广泛应用。

在CAN通信协议中规定，通信波特率、每个位周期的取样位置和个数，都可以自行设定。这样的设计理念，为用户在自己的应用中，优化网络通讯性能提供了空间。为了通过设定位定时参数来优化网络通信性能，必须清楚位定时参数与参考时钟误差和系统内信号延迟的关系。如果位周期内的取样位置偏后，将能够容忍较大的信号传输延迟，相应的，总线传输距离可以延长；而如果周期内的取样位置接近中间，则可以容忍系统的节点间的参考时钟误差。但这显然是矛盾的，为了协调这种矛盾，必须对位定时参数进行优化位置。

图1 位周期结构图

通过对CAN总线位定时参数进行研究，找到矛盾的关键所在，就能够对其进行优化，从而提高通信系统的整体性能。下面以Philips公司的独立通信控制器SJA1000为例，进行研究。

1 相关定义

1.1 位周期的组成

波特率（fbit）是指单位时间内所传输的数据位的数量，一般取单位时间为1s。波特率由通信线上传输的一个数据位周期的长度（Tbit）决定，如下式所示。

Fbit=1/Tbit （1）

根据Philips公司的独立通信控制器，一个位周期由3个部分组成：同步段（tSYNC_SEG）、相位缓冲段1（tTSEG1）和相位缓冲段2（tTSEG2）。

Tbit=tSYNC_SEG tTSEG1 tTSEG2 (2)

所有这些时间段，都有一个共同的时间单元——系统时钟周期（TSCL）。具体到SJA1000，TSCL由总线时序寄存器的值来确定。SJA1000有2个总线时序寄存器，即总线时序寄存器0（BTR0）和总线时序寄存器1（BTR1）。这2个寄存器有自己不同的功能定义，共同作用决定总线的通信波特率。

总线时序寄存器0 定义波特率预设值BRP（共6位，取值区间[1,64]和同步跳转宽度SJW（共2位，取值区间[1,4]）的值。位功能说明如表1所列。

表1

bit7bit6bit5bit4bit3bit2bit1bit0SJW.1SJW.0BRP.5BRP.4BRP.3BRP.2BRP.1BRP.0

CAN的系统时钟周期TSCL，可以由BRP的数值为决定，计算公式如下：

TSCL=2TCLK×BRP=2TCLK×(32BRP.5 16BRP.4

8BRP.3 4BRP.2 2BRP.1 1BRP.0 1) （3）

其中TCLK为参考时间的周期。

TCLK=1/fCLK （4）

为了补偿不同总线控制器的时钟振荡器之间的相位偏移，任何总线控制器必须在当前传送的相关信号边沿重新同步。同步跳转宽度定义了每一位周期可以被重新同步缩短或延长的时钟周期的最大数目。

tSJW=TSCL×（2×SJW.1 1×SJW.0 1） （5）

总线时序寄存器1 定义每个位周期长度采样点的位置和在每个采样点的采样数目。位功能说明如表2所列，其中SAM意义见表3。

表2

bitbitbitbitbitbitbitbitSAMTSEG2.2TSEG2.1TSEG2.0TSEG1.3TSEG1.2TSEG1.1TSEG1.0

表3

位值功 能SAM0三倍：总线采样三次：建议在中/低速总线（A和B级）使用，有处于过滤总线上毛刺1单倍：总线采样一次；建议使用在高速总线上（SAEC级）

TSEG1（共4位，取值区间[1,16]）和TSEG2（共3位，取值区间[1,8]）决定了每一位时钟数目和采样点的位置。这里

tSYNC_SEG=1×TSCL（此时间段固定） （6）

tTSEG1=TSCL×(8×TSEG1.3 4×TSEG1.2 2×TSEG1.1 1×TESG1.0 1) (7)

tTSEG2=TSCL×(4×TSEG2.2 2×TSEG2.1 1×TESG2.0 1) (8)

位周期的标量值（NBT）定义为，SYNC_SEG（同步段系统时钟周期数）、TSEG1（相位缓冲段1系统时钟周期数）、TSEG2（相位缓冲段2系统时钟周期数）之和。这决定了它的取值区间为[3,25]，在1个取样点时，最小值一般取4；在3个取样点时，最小值一般取5。

NBT=Tbit/TSCL=SYNC_SEG TSEG1 TSEG2 (9)

位周期的一般结构如图1所示。

1.2 参考时钟误差

在系统中，每一个节点都有自己独立的参考时钟。由于制造工艺、运行时间及环境温度的变化，这些时钟的实际频率往往偏离预期的频率值。我们称这种偏差为参考时钟误差（Δf）。FCLK,max/min表示参考时钟频率的最大值或最小值，fCLK,rat表示参考时钟频率的额定值。

相应的系统时钟周期也会有误差。TSCL,min表示系统时钟周期最小值，TSCL,max表示系统时钟周期最大值，TSCL,rat表示系统时钟周期额定值。由于Δf

【CAN总线位定时参数的确定】相关文章：

光纤CAN总线自愈环网的研究06-01

数控机床参数的分类06-16

DS2438及其在单总线微网中的应用05-31

用Verilog HDL实现I2C总线功能06-01

复合顶板下锚网索支护参数优化研究08-28

论文写作之如何确定研究主题02-23

关于船舶电站容量确定和计算方法05-04

浅析换股并购中换股比率的确定06-05

关于确定审计重要性水平方面的思考04-26

《周易》“时”“位”观与中华人格05-30