pcb工程师面试问题

时间:2021-03-31 13:55:03 面试笔试 我要投稿

pcb工程师面试问题

  一.填空

pcb工程师面试问题

  1.PCB上的互连线按类型可分为 _微带线_和带状线

  2引起串扰的两个因素是_容性耦合和_感性耦合

  3.EMI的三要素:发射源 传导途径 敏感接收端

  4.1OZ铜 的厚度是1.4 MIL

  5.信号在PCB(Er为4)带状线中的速度为:6inch/ns

  6.PCB的表面处理方式有:喷锡,沉银,沉金等

  7.信号沿50欧姆阻抗线传播.遇到一阻抗突变点.此处阻抗为75欧姆.则在此处的信号反身系数为_(0.2)

  8.按IPC标准.PTH孔径公差为: +/-3mil NPTH孔径公差为:+/-2mil

  9.1mm宽的互连线(1OZ铜厚)可以承载1 A电流

  10.差分信号线布线的基本原则:等距,等长

  11.在高频PCB设计中,信号走线成为电路的一部分,在高于500MHz频率的情况下,走线具有电阻、电容、电感特性。

  12.最高的EMI频率也称为EMI发射带宽,它是信号上升时间而不是信号频率的函数。(注释:计算EMI发射带宽公式为 f=0.35/tr

  式中 f-频率(GHZ); tr-信号上升时间或下降时间(10%~90%的上升或下降区间的时间)ns).

  13.大多数天线的长度等于某一特定频率的λ/4或λ/2(λ为波长)。因此在EMC规范中,不容许导线或走线在某一特定频率的λ/20以下工作,因为这会使它突然变成一根高效能的天线,电感和电容会造成谐振。

  14.铁氧体磁珠可以看作一个电感并联一个电阻。在低频时,电阻被电感短路,电流流向电感;在高频时,电感的高感抗迫使电流流向电阻。在高频时,使用铁氧体磁珠代替电感器。

  15.布局布线的最佳准则是磁通量最小化。

  二.判断

  1.PCB上的互连线就是传输线. (x)

  2.PCB的介电常数越大.阻抗越大.(X)

  3.降底PP介质的厚度可以减小串扰.(X )

  4.信号线跨平面时阻抗会发生变化.(Y)

  5.差分信号不需要参考回路平面.(X)

  6.回流焊应用于插件零件.波峰焊应用于贴片零件.(X)

  7.高频信号的回路是沿着源端与终端两点距离最短路径返回.(X)

  8.USB2.0差分的阻抗是100欧姆.(X.印象中是90)

  9.PCB板材参数中TG的含义是分解温度.(X.Tg为高耐热性.)

  10信号电流在高频时会集中在导线的表面.(Y)

  三选择

  1影响阻抗的因素有(A D)

  A.线宽

  B.线长

  C.介电常数

  D.PP厚度

  E.绿油

  2减小串扰的方法(BCDE)

  A.增加PP厚度

  B.3W原则(注释:走线间距是走线宽度的2倍)

  C.保持回路完整性;

  D.相邻层走线正交

  E.减小平行走线长度

  3.哪些是PCB板材的基本参数(A C D)

  A.介电常数

  B.损耗因子

  C.厚度'

  D.耐热性

  E.吸水性

  4.EMI扫描显示在125MHZ点频率超标.则这一现象可能由下面哪个频率引起的(B.A有点像,但倍频与B差得太远了

  A.12.5MHZ

  B.25MHZ

  C.32MHZ

  D.64MHZ

  5.PCB制作时不需要下面哪些文件(B D )

  A.silkcreen

  B.pastmask

  C.soldermask

  D.assembly

  6.根据IPC标准.板翘应<

  = (C)

  A.0.5%

  B.0.7%

  C.0.8%

  D.1%

  7.哪些因素会影响到PCB的价格(A B C

  d)

  A.表面处理方式

  B.最小线宽线距

  8 C.VIA的孔径大小及数量

  D.板层数

  8.导网表时出现如下错误:ERROR:Canot find device file for'CN-MINPCI-126'

  原因可能是(A)

  A.封装名有错

  B.封装PIN与原理图PIN对应有误

  C.库里缺少此封装的PAD

  D.零件库里没有此封装

  四.术语解释

  微带线(Microstrip): 指得是只有一边具有参考平面的PCB走线。微带线为PCB提供了对RF的抑制作用,同时也可以容许比带状线更快的时钟或逻辑信号。微带线的缺点是PCB外部信号层会辐射RF能量进入环境中,除非此层上下具有金属屏蔽。

  带状线(Stripline):带状线指两边都有参考平面的传输线。带状线可以较好的.防止RF辐射,但只能用于较低的传输速度,因为信号层介于两个参考平面之间,两个平面会存在电容耦合,导致高速信号的边沿变化率降低。带状线的电容耦合效应在边沿变化率快于1ns的情况下更为显著。

  55原则:当时钟频率超过5MHz,或上升时间小于5ns,就必须使用多层板。

  集肤效应:集肤效应指得是高频电流在导体的表层集肤深度流动。电流不会并且也不能大量的在走线、导线或平面的中心流动,这些电流大部分在导体的表层流动,不同的物质具有不同的集肤深度值。

  零欧姆电阻:零欧姆电阻器阻值并不是真的0欧姆,典型的值大约是0.05欧姆。零欧姆电阻实际上就是一个小的电感(一个零欧姆电感),因此可以提供少量的串联滤波效果。

  走线长度的计算:微带线-Lmax=9×tr.(Lmax-走线的最大长度cm,tr-信号的上升时间ns)。带状线-Lmax=7×tr.如果实际的走线比计算的最大走线长度Lmax要长,那么需要使用终端设计,以防止发生反射。


【pcb工程师面试问题】相关文章:

2017面试常见问题100个面试经典问题02-08

面试外企面试常见英语问题02-01

面试常见经典问题11-21

船员面试英文问题03-31

企业面试最常见的面试问题11-22

应对棘手问题面试技巧11-14

面试常见问题总结12-09

HR面试常见问题12-08

电话面试常见的问题02-07

就业面试常见的问题11-29